Giới thiệu chung về Vias

Trong thiết kế bảng mạch in nhiều lớp, Vias đóng vai trò là các điểm kết nối dọc để liên kết các lớp khác nhau lại với nhau. Vị trí đặt vias có ảnh hưởng trực tiếp đến hiệu suất điện, khả năng tản nhiệt cũng như độ tin cậy tổng thể của toàn bộ bảng mạch. Khi xác định vị trí cho các cấu trúc này, các kỹ sư cần phải xem xét nhiều yếu tố như số lượng lớp, yêu cầu về dòng điện và tần số tín hiệu. Việc bố trí vias hiệu quả giúp làm giảm các hiệu ứng ký sinh và hỗ trợ tạo ra các thiết kế bố cục nhỏ gọn. Điều này đặc biệt quan trọng đối với các thiết kế kỹ thuật số tốc độ cao và các ứng dụng điện tử công suất.

Tại sao việc bố trí Via lại quan trọng?

Việc bố trí vias không hợp lý có thể mang lại những hệ lụy lớn đối với bảng mạch:

• Chất lượng tín hiệu: Vị trí via kém có thể gây ra hiện tượng điện cảm và điện dung không mong muốn, từ đó làm suy giảm chất lượng tín hiệu. Đối với các đường dẫn tín hiệu (signal via), thiết kế phải duy trì trở kháng được kiểm soát tốt để bảo toàn tính toàn vẹn của dạng sóng.
• Quản lý nhiệt: Các cấu hình via tản nhiệt (thermal via) giúp truyền lượng nhiệt tỏa ra từ các linh kiện xuống các mặt phẳng đồng bên trong hoặc truyền ra các bộ tản nhiệt bên ngoài.
• Nhiễu điện từ (EMI): Kỹ thuật “khâu” via (via stitching) có tác dụng củng cố các mặt phẳng nối đất, qua đó giúp giảm thiểu nhiễu điện từ trên toàn bộ bảng mạch.
• Sản xuất và chi phí: Số lượng via quá nhiều hoặc việc bố trí chúng tập trung lại một khu vực quá dày đặc có thể làm tăng chi phí khoan và làm giảm năng suất trong quá trình chế tạo PCB.

Nguyên lý kỹ thuật của việc bố trí Vias

Các lỗ xuyên (vias) hoạt động như những ống dẫn điện được tạo ra bằng cách mạ các lỗ đã khoan xuyên qua lớp vật liệu nền. Các nguyên lý kỹ thuật cần lưu ý bao gồm:

• Tỷ lệ khung hình (Aspect Ratio): Tỷ lệ giữa đường kính lỗ khoan và độ dày của bảng mạch sẽ quyết định độ đồng đều của lớp mạ và độ bền cơ học của via.
• Điện cảm và Điện dung ký sinh: Điện cảm ký sinh sẽ tăng lên khi chiều dài của via lớn, và sẽ giảm xuống nếu sử dụng đường kính via lớn hơn hoặc dùng nhiều via song song. Điện dung ký sinh giữa các via liền kề có thể tạo ra nhiễu xuyên âm (crosstalk) nếu khoảng cách giữa chúng nhỏ hơn mức tối thiểu được khuyến nghị.
• Điện trở nhiệt và Khả năng chịu dòng: Điện trở nhiệt sẽ giảm khi có thêm các via để kết nối linh kiện nóng với các khu vực đồng lớn. Khả năng mang dòng điện của via phụ thuộc vào độ dày của lớp đồng, đường kính via và số lượng via cùng chia sẻ tải.
• Các cơ chế điện và nhiệt này có sự tương tác chặt chẽ với cấu trúc xếp lớp (stackup) của bảng mạch, đặc tính vật liệu và môi trường hoạt động.

Các phương pháp tối ưu hóa Via 

Để đạt được hiệu suất thiết kế mạch in tối ưu, các nhà thiết kế nên tuân thủ một số nguyên tắc:

• Giảm thiểu số lượng: Các nhà thiết kế nên bắt đầu bằng việc giảm thiểu tổng số lượng vias bằng cách phân bổ lớp và bố trí linh kiện một cách cẩn thận.
• Phân bố đồng đều: Khi bắt buộc phải sử dụng vias, chúng nên được phân bố đều thay vì gom cụm lại để tránh tạo ra ứng suất cục bộ và các vấn đề về sản xuất.
• Tản nhiệt hiệu quả: Đối với các đường dẫn dòng điện cao, việc sử dụng nhiều mảng via tản nhiệt (thermal via arrays) giúp kết nối các mặt phẳng nguồn và tản nhiệt một cách hiệu quả. Các mảng này rất hữu ích khi đặt dưới các thiết bị công suất hoặc trong các bố cục dày đặc bị hạn chế luồng không khí.
• Tối ưu hóa tín hiệu: Các đường chuyển tín hiệu qua via trong các mạch tốc độ cao sẽ được hưởng lợi từ việc khoan ngược (back-drilling) hoặc khoan kiểm soát độ sâu để làm ngắn đi phần chân via (stub) không sử dụng.
• Via Stitching: Các mẫu “khâu” via xung quanh đầu nối và dọc theo các mép của bảng mạch giúp cải thiện đường dẫn dòng trở lại (return paths) và tăng cường khả năng che chắn nhiễu.
• Khoảng cách an toàn: Nguyên tắc về khoảng cách thông thường là phải cách nhau ít nhất một đường kính via cộng thêm khoảng hở (clearance) để đảm bảo độ tin cậy trong quá trình ăn mòn và mạ đồng.
• Quy định về Via-in-pad và Tỷ lệ khung hình: Chỉ nên sử dụng via-in-pad (via nằm trên pad đệm linh kiện) khi không gian bảng mạch bị hạn chế nghiêm trọng vì chúng đòi hỏi thêm các bước làm phẳng tốn kém. Tỷ lệ khung hình của via nên duy trì dưới mức 10:1 đối với các quy trình tiêu chuẩn để đảm bảo lớp mạ được hoàn chỉnh.
• Mô phỏng trước khi sản xuất: Các công cụ mô phỏng sẽ giúp xác minh xem các mẫu bố trí via đề xuất có đáp ứng được trở kháng mục tiêu và biên dạng nhiệt trước khi đưa vào chế tạo hay không.

Cân nhắc về Sản xuất và Độ tin cậy

Các quyết định về vị trí của via phải phù hợp với khả năng chế tạo được quy định trong các tiêu chuẩn công nghiệp như IPC-6012E. Tiêu chuẩn này định nghĩa các tiêu chí chấp nhận đối với chất lượng lỗ khoan, độ dày lớp mạ và tính toàn vẹn cấu trúc.

• Các vùng có mật độ via quá cao có thể dẫn đến hiện tượng thiếu hụt nhựa hoặc tách lớp (delamination) trong quá trình ép lớp (lamination).
• Các thử nghiệm chu trình nhiệt cũng đã chỉ ra rằng những vias được đặt cách nhau hợp lý sẽ duy trì tính liên tục của dòng điện tốt hơn so với các vias bị nhóm quá chật chội.
• Do đó, các nhà thiết kế cần xem xét sơ đồ mũi khoan (drill maps) và độ cân bằng đồng từ rất sớm trong quá trình thiết kế bố cục.

Tối ưu hóa vị trí via một cách có chiến lược chính là sự cân bằng giữa các yêu cầu về điện, nhiệt và cơ học trong khuôn khổ giới hạn của các quy trình sản xuất. Việc phân bố hợp lý các signal via, thermal via và via stitching sẽ hỗ trợ cho bảng mạch đạt hiệu suất đáng tin cậy trên nhiều ứng dụng đa dạng. Việc tuân thủ chặt chẽ các nguyên tắc thiết kế cũng làm giảm rủi ro hỏng hóc khi bảng mạch hoạt động thực tế, đồng thời giúp kiểm soát chi phí sản xuất. Những kỹ sư xem xét và tích hợp các yếu tố này ngay từ khâu thiết kế nguyên lý (schematic) sẽ tạo ra được các bố cục mạch in ổn định và hiệu quả hơn.